PATENT ABSTRACTS OF JAPAN

2000-132975 (11)Publication number: (43)Date of publication of application: 12.05.2000

(51)Int.Cl.

G11C 11/413 G11C 11/417 G11C 11/401 H01L 21/82 H01L 27/04 H01L 21/822 H01L 27/10

(21)Application number: 11-033864 (22)Date of filing:

12.02.1999

(71)Applicant: (72)Inventor:

MITSUBISHI ELECTRIC CORP

HIDA YOICHI

(30)Priority


Priority number: 10235374 Priority date: 21.08.1998 Priority country: JP

(54) SEMICONDUCTOR DEVICE AND MEMORY MODULE PROVIDED WITH THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a memory module suppressing the waveform distortion of a transmission line to be small.

SOLUTION: An FET(field effect transistor) switch circuit 8 is installed on a memory module 20a. The FET switch circuit 8 is connected between a terminal 6 receiving the signal of a transmission line 4 and a semiconductor storage device 10 and it is set to a non-conduction state when the semiconductor storage device 10 is not accessed. The gate potential of the FET switch circuit 8 is driven by boosting potential and it is preferably set to negative potential compared to ground potential. Thus, the parasitic capacity of the transmission line can be reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration] [Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

26 01 2006

(19)日本国特新庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-132975 (P2000-132975A)

(43)公開日 平成12年5月12日(2000 5 12)

| | | | | 1217 22174 74 | H 170410 1 - 71110 H (8000101110) | |
|--------------|--------|------|------------|---------------|-----------------------------------|------------|
| (51) Int.Cl. | | 微別記号 | FI | | | テ-マコード(参考) |
| Glic | | | G11C | 11/34 | 335A | 5B015 |
| | 11/417 | | H01L | 27/10 | 495 | 5B024 |
| | 11/401 | | G11C | 11/34 | 305 | 5F038 |
| H01L | | | | | 371K | 5F064 |
| | 27/04 | | H01L | 21/82 | L | 5F083 |
| | | | 審查請求 未請求 請 | 求項の数15 OI | (全14頁) | 最終質に続く |

(21)出願番号

特願平11-33864

(22)出演日 平成11年2月12日(1999.2.12)

(32).優先日

平成10年8月21日(1998.8.21)

(31)優先権主張番号 特額平10-235374 (33)優先権主張国 日本 (JP)

(71)出題人 000006013

三菱電機株式会社 東京都千代田区丸の内二丁目2番3号

(72)発明者 飛田 洋一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746


并理士 深見 久郎 (外3名)

最終頁に続く

(54) 【発明の名称】 半導体装置およびそれを備えるメモリモジュール

(57) 【蓼約】

【課題】 伝送線路の波形歪みを小さく抑えることがで きるメモリモジュールを提供することである。 【解決手段】 メモリモジュール20a上にFETスイ ッチ回路8を設ける。FETスイッチ回路8は伝送線路 4の信号を受ける端子6と半導体記憶装置10との間に 接続され、半導体記憶装置10がアクセスされないとき は非導通状態とされる。FETスイッチ回路8のゲート 電位は昇圧電位で駆動され、好ましくはパックゲート電 位は接地電位よりも負の電位とされる。したがって、伝 送線路の寄生容量を小さくすることができる。



【特許請求の範囲】

【請求項1】 第1の入出力端子と、

第2の入出力端子と、

電源端子と.

前記第1、第2の入出力端子間に接続されるMOSFE Tと、

第1の電源電位を受ける第1の電源域子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の電源電位を受ける第2の

制御信号に応じて前記MOSFETのゲート電位を駆動 するゲート電位駆動手段とを備え、

前記ゲート電位駆動手段は、前記ゲート電位の活性化電 位を前記第1の電源電位から前記第2の電源電位に向か う方向の延長上に前記第2の電源電位から前定の電位差 超れた第3の電位とし、前記ゲート電位の活性化電位と 前記ゲート電位の非活性心電位との電位差が前記第1の 電源電位と前記第2の電源電位との電位差である電源電 圧よりも大きくなるように前記ゲート電位を駆動する、 半導体速度。

【請求項2】 前記ゲート電位駆動手段は、

クロック信号を発生するクロック発生手段と、

前記第1の電源電位および前記第2の電源電位を受けて 前記第3の電位を前記クロック信号に応じて出力するチャージポンプ手段と、

前記第3の電位を受け、活性化レベルが前記第3の電位 となる前記ゲート電位を駆動するゲート駆動信号を前記 朝衛信号に応じて出力するレベル変換手段とを含む、請 求項1に記載の半導体装置。

【請求項3】 前記MOSFETのパックゲート電位を 駆動するパックゲート電位駆動手段をさらに備え、

前記パックゲート電位駆動手段は、前記第 1 の電源電位 および前記第 2 の電源電位を受けて前記第 2 の電源電位 から前記第 1 の電源電位に向かう方向の延長上に前記第 1 の電源電位から所定の電位差離れた第 4 の電位を前記 パケート電位として出力する、請求項 1 に記載の半 導体装置。

【請求項4】 第1の入出力端子と、 第2の入出力端子と、

電源端子と、

前記第1、第2の入出力端子間に接続されるMOSFE

第1の電源電位を受ける第1の電源端子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の電源電位を受ける第2の

前記MOSFETのパックゲート電位を駆動するパック ゲート電位駆動手段とを備え、

前記パックゲート電位駆動手段は、前記第1の電源電位 および前記第2の電源電位を受けて前記第2の電源電位 から前記第1の電源電位に向かう方向の延長上に前記第 1の電源電位から所定の電位差離れた第4の電位を前記 パックゲート電位として出力する、半導体装置。

【請求項5】 前記パックゲート電位駆動手段は、 クロック信号を発生するクロック発生手段と、

前記第1および第2の電源電位を受け、前記第4の電位 を前記クロック信号に応じて出力するチャージポンプ手 段とを含む、請求項4に記載の半導体装置。

【請求項6】 前記MOSFETはN型であり、

前配第2の電源電位は、前記第1の電源電位より高い電源電位である、請求項1および4のいずれかに記載の半導体装置。

【請求項7】 前記MOSFETはP型であり、

前記第2の電源電位は、前記第1の電源電位より低い電源電位である、請求項1および4のいずれかに記載の半導体装置。

【請求項8】 外部と信号の授受を行なう信号編子と、 前記信号に応じてデータの記憶動作を行う半導体記憶装 置と、

制御信号に応じて前記信号端子と前記半導体記憶装置と を電気的に接続する半導体装置と、

前記信号端子、前記半導体記憶装置および前記半導体装 置を搭載する配線基板とを備え、

前記半導体装置は、

第1の入出力端子と、 第2の入出力端子と、

前記第1、第2の入出力端子間に接続されるMOSFE Tと

第1の電源電位を受ける第1の電源端子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の電源電位を受ける第2の 電源電子と、

制御信号に応じて前記MOSFETのゲート電位を駆動 するゲート電位駆動手段とを含み、

前記ゲート電位駅数手段は、前記ゲート電位の活性化電位を前記第1の電源電位に加速第2位の電源電位に高速の電流を位に高速の電流を位に高速を 超れた第3の電位とし、前記ゲート電位の活性化電位と 部記ゲート電位の活性化電位との電位を約200米では、 部記ゲート電位の活性化電位との電位をが認定が10 電源電位と前記第2の電源電位との電位をが返源10 電源電位と前記第2の電源電位との電位をである電源電 ほよりも大きくなるように前記ゲート電位を駆動する、 メモリモジュール。

【請求項9】 前記ゲート電位駆動手段は、

ャージポンプ手段と、

クロック信号を発生するクロック発生手段と、 前起第1の電源電位および前記第2の電源電位を受けて 前起第3の電位を前記クロック信号に応じて出力するチ

前記第3の電位を受け、活性化レベルが前記第3の電位 となる前記ゲート電位を駆動するゲート駆動信号を前記

制御信号に応じて出力するレベル変換手段とを有する。 請求項8に記載のメモリモジュール。

【請求項10】 外部と信号の授受を行なう信号端子

前記信号に応じてデータの記憶動作を行う半導体記憶装 置と、

制御信号に応じて前記信号端子と前記半導体記憶装置と を電気的に接続する半導体装置と、

前記信号端子、前記半導体記憶装置および前記半導体装 置を搭載する配線基板とを備え、 前記半導体装置は、

第1の入出力端子と、

第2の入出力端子と、

前記第1、第2の入出力端子間に接続されるMOSFE

第1の電源電位を受ける第1の電源鑑子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の電源電位を受ける第2の 常源端子と、

前記MOSFETのパックゲート電位を駆動するパック ゲート電位駆動手段とを含み、

前記パックゲート電位駆動手段は、前記第1の電源電位 および前記第2の電源電位を受けて前記第2の電源電位 から前記第1の電源電位に向かう方向の延長上に前記第 1の電源電位から所定の電位差離れた第4の電位を前記 パックゲート電位として出力する、メモリモジュール。 【請求項11】 前記パックゲート電位駆動手段は、

クロック信号を発生するクロック祭生手段と.

前記第1および第2の電源電位を受け、前記第4の電位 を前記クロック信号に応じて出力するチャージポンプ手 段とを有する、請求項10に記載のメモリモジュール。 【請求項12】 第1の入出力端子と、

第2の入出力端子と、

前記第1、第2の入出力端子間に接続されるMOSFE

第1の電源電位を受ける第1の電源端子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の世派電位を受ける第2の 電源端子と、

前記MOSFETのパックゲート電位を駆動するパック ゲート電位駆動手段とを備え、

前記パックゲート電位駆動手段は、前記MOSFETが 導通状態にあるときは、前配第1の電源電位および前記 第2の電源電位を受けて前記第2の電源電位から前記第 1の電源電位に向かう方向の延長上に前記第1の電源電 位から所定の電位差離れた第4の電位を前記パックゲー ト電位として出力し、前記MOSFETが非導流状態に あるときは、前記第4の電位から前記第2の電源電位に

向かう方向にある第5の電位を前記パックゲート電位と して出力する、半導体装置。

【請求項13】 前記パックゲート電位駆動手段は、 クロック信号を発生するクロック発生手段と、

前記第1および第2の電源電位を受け、前記第4の電位 を前記クロック信号に応じて出力するチャージポンプ手 段と、

前記MOSFETのゲート電位を制御する制御信号に応 じて、前記第4の電位と前記第5の電位のいずれか一方 を選択的に前記パックゲート電位として出力する電位級 動回路とを含む、請求項12に記載の半導体装置。

【請求項14】 外部と信号の授受を行なう信号端子 ٤.

前記信号に応じてデータの記憶動作を行う半導体記憶装

制御信号に応じて前記信号端子と前記半遺体記憶装器と を電気的に接続する半導体装置と、

前記信号端子、前記半導体記憶装置および前記半導体装 置を搭載する配線基板とを備え、 前記半導体装置は、

第1の入出力端子と、

第2の入出力端子と、

前記第1、第2の入出力端子間に接続されるMOSFE TE.

第1の電源電位を受ける第1の電源端子と、

前記MOSFETのゲート電位として与えたとき前記第 1の電源電位よりも前記MOSFETのコンダクタンス を増加させる方向にある第2の電源電位を受ける第2の 電源端子と、

前記MOSFETのパックゲート電位を駆動するパック ゲート電位駆動手段とを含み、

前記パックゲート電位駆動手段は、前記MOSFETが 導通状態にあるときは、前記第1の置源電位および前記 第2の電源電位を受けて前記第2の電源電位から前記第 1の電源電位に向かう方向の延長上に前記第1の電源電 位から所定の電位差離れた第4の電位を前記パックゲー ト電位として出力し、前記MOSFETが非導通状態に あるときは、前記第4の電位から前記第2の電源電位に 向かう方向にある第5の電位を前記パックゲート電位と して出力する、メモリモジュール。

【請求項15】 前記パックゲート電位駆動手段は、 クロック信号を発生するクロック発生手段と、

前記第1および第2の電源電位を受け、前記第4の電位 を前記クロック信号に応じて出力するチャージポンプ手 段と、

前記MOSFETのゲート電位を制御する制御信号に応 じて、前記第4の電位と前記第5の電位のいずれか一方 を選択的に前記パックゲート電位として出力する雷位駆 動回路とを有する、請求項14に記載のメモリモジュー ル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およびそれを備えるメモリモジュールに関し、より特定的に は、入力矯子の寄生容量を小さくするための半導体装置 およびそれを備えるメモリモジュールに関する。

[0002]

【従来の技術】半導体装置の高速化に伴い、半導体装置 相互の間で授受される信号の速度も高速化される。 特 に、信号がデジタル信号である場合には信号の立上がり / 立下がり時間が短くなる。

【0003】立上がり時間や立下がり時間が短くなる と、半導体装置が搭載されるプリント基板上の信号に 非が生じやすくなる。この型を外例としては、オーバー シュート電圧やアンダーシュート電圧が大きくなる場合 や、信号波形が所定のレベルまで上昇する際に波形が階 旋状になる場合がある。

【〇〇〇4】オーバーシュート電圧やアンダーシュート 電圧が大きくなると、それに伴って起こるリンギングが その信号を受ける回路のしきい値を超えた場合、偽信号 となりスプリアス(擬似)スイッチングを引き起こす。 【0005】たとえば、複数の半導体記憶装置が搭載さ れるメモリモジュールを複数個実装する場合には、通常 は複数のメモリモジュールに共通して入力される信号の ドライバ回路の出力インピーダンスとその信号が伝送さ れる伝送線路の特性インピーダンス (ZO) とを整合さ せる。しかし、伝送線路の各メモリモジュールへの分岐 線に付随する寄生容量およびインダクタンスによってド ライバ回路と伝送線路との間でインピーダンスの不整合 が生じ、信号の反射が起こり信号が歪む場合がある。寄 生容量およびインダクタンスの値が大きい場合はその歪 みがより大きくなる。また、同一伝送線路上に分岐が多 い場合も歪みは大きくなる。

【0006】つまり、通常半項体配度装置の入力は入力 インピーダンスが高いMOSトランジスタのゲート電極 に接続されており、高インピーダンス状態になってい る。この状態は分岐点からみると分岐線の核壁が開放状 脚になっていることを意味する。つまり、分岐点から半 導体配値装置に送られた信号は半導体配徳装置の入力端 子で反射されることになり信号にオーバーシュートやア ンダーシュートが生じやすくなる。

【0007】以上説明したように、高速で動作する通常のシステムでは、伝送線路の分岐部の寄生避量や寄生インダクタンスを抑制することが開墾となっている。その1つの対策として、半導体配徳装置と伝送線路との間に電界効果トランジスタのスイッチ(以下FETスイッチ)を設けて寄生容量や寄生インダクタンスを抑制する方法が知られている。

【0008】図11は、従来のメモリモジュールの概略 の構成を説明するための図である。図11を参照して、 メモリモジュール460は、外部の伝送線路に接続され 個号の授をを行なう線子464と、半導体配位装置10 と、半導体配位装置10と端子464との間に装置10と 制御団号らに応じて総子464と半導体配位装置10と を接続するFETスイッチ462とを備える。

【0010】
【免明が終えようとする課題】図11で説明した従来のメモリモジュールにおいては、FETスイッテ462を設け半導体記憶装置10が伝送線路と信号を授せたいない場合に第446とである。 アスイッチ462で分配することによって伝送線路上における信号の歪みは軽減される。した、寄生部量468、470が存在するため信号の歪みを十分に小さくす8、470が存在するため信号の歪みを十分に小さくす

ることができないという問題点がある。

【0011】図12は、MOSFETの断菌を示す図である。図12を参照して、このMOSFETは、P型の基核472上に形成されるかり型不純物領域476、478と、不純物領域476、478とでは、説明の便宜のため不純物領域476とプース(S0)とし、不純物領域478をドレイン(D)としているが、不純物領域478をドレイン(D)としているが、不純物領域478をドレインとは近いな引機63ある。不純物領域478がドレインとは近いな引機63ある。不純物領域478がメモリモジュール外部に設けられる伝送練路に接続されるとするとき不純物領域478とが一生電域474との個には寄生容量468が存在し、不純物領域478と基板472との間には寄生容量408が存在し、不純物領域478と基板472との間には寄生容量470が存在する。

【0012】図13は、MOSFETの平面図を網絡的に表わした図である。図12に示した寄生容量468は 不執物額線478とゲート電板474とのオーバーラップ容量で形成されるため寄生容量468は、ゲート幅Wに比例する。また、寄生容量470は、不続物領域478と基板472間のPN接合容量で形成されるため、不純物領域478の面積WNに比例する。

【0013】したがって、ゲート幅Wを小さくすることができれば寄生容量468、470は小さくすることができる。

【0014】この発明の目的は、FETスイッチとして 用いられるMOSFETの寄生容量を小さくすることに より伝送線路の信号の歪みをさらに軽減したメモリモジ ュールを提供することである。

[0015]

【課題を解決するための手段】請求項1に記載の半導体装置は、第1の入出力場子と、第2の入出力場子と、第3の入出力場子と、第3の入出力場子と、第1の電源電位を受ける第1の電源電子と、MOSFETのゲート電位としても第1の電源電子と、MOSFETのゲート電位を駆動するゲート電位を駆動するゲート電位の活性化電位を第1の電源電位から第2の電源電位を受ける第2の電源電位から第2の電源電位を受ける第2の電源電位から第2の電源電位を受ける第2の電源電位から第2の電源電位を受ける第2の電源電位から第2の電源電位を受ける第2の電源電位から第2の電源電位とが一ト電位の活性化電位と第1の電源電位から第2の電源電位とが一ト電位の非性化電位とゲート電位の非性化電位とゲート電位の非性化電位とが第1の電源電位と明本を表現電圧よりも大きくなるようにゲート電位を駆性をである電源電圧よりも大きくなるようにゲート電位を開始を表現る

[0016] 請求項2[に記載の半導体装置は、請求項4] に記載の半導体装置の構成に加えて、ゲート電位駆動手 段は、クロック信号を発生するクロック発生手段と、第 1の電源電位および第2の電弧電位を受けて第3の電位 をクロック信号に応じて出かするチャージボンプ手段 と、第3の電位を受け、活性化レベルが第3の電位とな るゲート電位を駆動するゲート駆動機等を制御信号に応 じて出力するレベル変換手段とき含む。

【0017】請求項3に記載の半導体装置は、請求項1 に記載の半導体装置の構成に加えて、MOSFETのパックゲートを位を駆動するパックゲートを位を駆動するパックゲートを位駆動手段をさらに備え、パックゲートを位駆け下段は、第1の電源を位から第位および第2の電源を位かり下のの延長上に第1の電源を位から所定の電位差離れた第4の電位をパックゲート定位として出力する

【0018】 請求項 4に記載の半導体装置は、第1の入 力増学と、第2の入出力機子と、第1、第2の入出力 第7間に接続されるMOSFETと、第1の電源電位を 受ける第1の電源電子と、MOSFETのゲート電位と して与えたと等1の電源電位を 受ける第2の電源電子と、MOSFETのパックゲート 限位を駆動するパックゲート電位駆動手段と後見、パ ックゲート電位駆動手段は、第1の電源電位を サックゲート電位駆動手段は、第1の電源電位を に向かう方向の延長上に解1の電源電位との形での電位 差離れ上第4の電位をバックゲート電位に が1ので変になるがである。1の電源電位を必要がである。 を離れ上第4の電位をバックゲート電位として出力する。

【0019】請求項5に記載の半導体装置は、請求項4 に記載の半導体装置の構成に加えて、パックゲート電位 駆動手段は、クロック信号を発生するクロック発生手段 と、第13よび第2の電源電位を受け、第4の電位をク ロック信号に応じて出力するチャージポンプ手段とを含 む。 【0020】請求項6に記載の半導体装置は、請求項1 および4のいずれかに記載の半導体装置の構成におい て、MOSFETはN型であり、第2の電源電位は、第 1の電源電位より高い電波電位である。

【0021】請求項7に記載の半導体装置は、請求項1 および4のいずれかに記載の半導体装置の構成におい て、MOSFETはP型であり、第2の電源電位は、第 1の電源電位より低い電源電位である。

【0022】請求項8に記載のメモリモジュールは、外 部と信号の授受を行なう信号端子と、信号に応じてデー タの記憶動作を行う半導体記憶装置と、制御信号に応じ て信号端子と半導体記憶装置とを電気的に接続する半導 体装置と、信号端子、半導体記憶装置および半導体装置 を搭載する配線基板とを備え、半導体禁管は、第1の入 出力端子と、第2の入出力端子と、第1、第2の入出力 端子間に接続されるMOSFETと、第1の電源電位を 受ける第1の電源罐子と、MOSFETのゲート館付と して与えたとき第1の電源電位よりもMOSFETのコ ンダクタンスを増加させる方向にある第2の電源電位を 受ける第2の電源端子と、制御信号に応じてMOSFE Tのゲート電位を駆動するゲート電位駆動手段とを含 み、ゲート電位駆動手段は、ゲート電位の活性化電位を 第1の電源電位から第2の電源電位に向かう方向の延長 上に第2の電源電位から所定の電位差離れた第3の電位 とし、ゲート電位の活性化電位とゲート電位の非活性化 電位との電位差が第1の電源電位と第2の電源電位との **電位差である電源電圧よりも大きくなるようにゲート電** 位を駆動する。

【0023】請求項9に記載のメモリモジュールは、請 求項8に記載のメモリモジュールの構成に加えて、ゲー ト電位駆動手段は、クロック信号を発生するクロック発 生手段と、第1の電源電位および第2の電源電位を受け て第3の電位をクロック信号に応じて出力するチャージ ポンプ手段と、第3の電位を受け、活性化レベルが第3 の電位となるゲート電位を駆動するゲート駆動信号を制 御信号に応じて出力するレベル変換手段とを有する。 【0024】請求項10に記載のメモリモジュールは、 外部と信号の授受を行なう信号端子と、信号に応じてデ 一タの記憶動作を行う半導体記憶装置と、制御信号に応 じて信号端子と半導体記憶装置とを電気的に接続する半 導体装置と、信号端子、半導体配憶装置および半導体装 置を搭載する配線基板とを備え、半導体装置は、第1の 入出力端子と、第2の入出力端子と、第1、第2の入出 力端子間に接続されるMOSFETと、第1の最源電位 を受ける第1の電源端子と、MOSFETのゲート電位 として与えたとき第1の電源電位よりもMOSFETの コンダクタンスを増加させる方向にある第2の電源電位 を受ける第2の電源端子と、MOSFETのパックゲー ト電位を駆動するパックゲート電位駆動手段とを含み、

バックゲート電位駆動手段は、第1の電源電位および第 2の電源電位を受けて第2の電源電位から第1の電源電 位に向かう方向の延長上に第1の電源電位から所定の電 位差離れた第4の電位をパックゲート電位として出力する。

【0025】請求項11に記載のメモリモジュールは、 請求項10に認識のメモリモジュールの構成に加えて、 パックゲート電位駆動手段は、クロック店号を発生する クロック発生手段と、第1および第2の電源電位を受 け、第4の電位をクロック店号に応じて出力するチャー ジポンプ手段とを有する。

【0026】請求項12に記載の半導体記憶装置は、第 1の入出力端子と、第2の入出力端子と、第1、第2の 入出力端子間に接続されるMOSFETと、第1の電源 電位を受ける第1の電源端子と、MOSFETのゲート 電位として与えたとき第1の電源電位よりもMOSFE Tのコンダクタンスを増加させる方向にある第2の電源 電位を受ける第2の電源端子と、MOSFETのパック ゲート電位を駆動するバックゲート電位駆動手段とを備 え、パックゲート電位駆動手段は、MOSFETが導通 状態にあるときは、第1の電源電位および第2の電源電 位を受けて第2の電源電位から第1の電源電位に向かう 方向の延長上に第1の電源電位から所定の電位差離れた 第4の電位をパックゲート電位として出力し、MOSF ETが非導通状態にあるときは、第4の電位から第2の 電源電位に向かう方向にある第5の貸位をパックゲート 電位として出力する。

【0027】請求項13に設裁の半導体記憶と遺は、 球項12に記載の半導体装置の構成に加えて、パックゲ ート電位駆動手段は、クロック信号を発生するクロック 発生年段と、第1および第2の電源電位を受け、第4の 電位をクロック信号に応じて出力するテャージボンブ手 段と、MOSFETのゲート電位を制助する別信号に 応じて、第4の電位と第5の電位のいずれか一方を選択 的にパックゲート電位として出力する電位配動回路とを 含む。

 にあるときは、第1の電源電位および第2の電源電位を 受けて第2の電源電位から第1の電源電位に向かう方向 の延長上に第1の電源電位から所定の電位を離れた第4 の電位をパックゲート電位として出力し、MOSFET が非導送性態にあるときは、第4の電位から第2の電源 電位に向かう方向にある第5の電位をパックゲート電位 として出力する。

【〇〇29】 精来項15に配轄のメモリモジュールは、 請求項14に記載のメモリモジュールの構成に加えて、 パックゲート電位駆動列は、クロック信号を発生する クロック発生平段と、第1および第2の電源電位を受け、第4の電位をクロック信号に応じて出力するチャー ジボンプ再段と、MOSFETのゲート電位を開発する 制御信号に応じて、第4の電位と第5の電位のいずれか 一方を選択的にパックゲート電位として出力する電位駆 動図路とを有する。

[0030]

【発明の実施の形態】以下、この発明の実施の形態を図 面を参照して詳しく説明する。なお、図中同一符号は同 一または相当部分を示す。

【0031】【実施の形態1】図1は、本発明の半導体 装置を備えるメモリモジュールの構成を説明するための 図である。

【0032】図1では、複数の半導体記憶装置を搭載したメモリモジュールを複数個プリント基板に実装している場合を示す。

[0033] 図1を参照して、プリント基板上に設けられるドライバ回路2は信号ス1ペ×nを受けて低速線路4には接数のメモリデュール20a、20bが電気的に接続されている。 伝送線路4はドライバ回路2から装積点2までプリント基板上には近けられている配線である。メモリモジュールとは4つにて伝送線路4と接続されるが、ここには通常メモリモジュールと0a、20bとプリント基板とを接続するためのコネクタ(図示せが)が設けられる。

【0034】メモリモジュール20aは、伝送締路4と データを授受するための様子6と、半導体記憶装置10 と、半導体記憶装置10と縄子6とを所定の制御信号に 応じて電気的に接続するFETスイッチ回路8とを備え る。

[0035] このように、複数のメモリモジュールが搭数されたシステムにおいて、複数のメモリモジュールが すべて同時に動くのではなく、過常はそのうち1つのメ モリモジュールが動作するので、動作していない他のメ モリモジュールを電気的に分離することにより伝送雑路 から半導体記憶装置への分岐部の寄生容量や寄生インダ クタンスを送らすことができる。

【0036】つまり、メモリモジュール20aが伝送線路4とデータを授受する場合には、メモリモジュール20b上に設けられるFETスイッチ回路8は非導通状態

とされ、メモリモジュール20 b上の伝送線路の分岐部 の寄生容量や寄生インダクタンスが伝送線路4に与える 影響を減らすことができる。

[0037] 図2は、図1で赤したFETスイッチ回路の構成例を示す回路図である。図2を参照して、FE
Tスイッチ回路8は、電源電位からのおよび接地配位を
受けて所定のクロック信号を発生するリング参照回路
22と、クロック信号を受けて電源電位からからさらに昇圧された昇圧電位かりPを発生するチャージボン
プ回路24と、制御信号3を受けて活性化電位が昇圧を
位VPPであるゲート駆動信号3Gを発生するレベルシ
フト回路26と、ゲート駆撃信号3Gをゲートに受けて
ノードNAとノードNBとの間に接続されるMOSFE
T28とをおん

【0038】ノードNAは図1に示した帽子6に接続され、ノードNBは半導体記憶装置10に接続される。

【0040】図2では、FETスイッチ回路がNチャネルMOSトランジスタ1つで構成される場合を例として ボレているが、NチャネルMOSトランジスタを使用する場合を考え られる。PチャネルMOSトランジスタを使用する場合も考え られる。PチャネルMOSトランジスタを使用する場合には、例えば、ゲート駆動信号は、NチャネルMOSトランジスタ34のドレインの電位を用いる代わりにNチャネルMOSトランジスタ20ゲートなどによく使用さ あ。また、トランジスタ32のゲートなどによく使用さ れるように、PチャネルMOSトランジスタとNチャネルMOSトランジスタとを両方組み合わせて用いてもよい。

【0041】図3は、図2におけるリング発展図路22の構成例を示す回路図である。図3を参照して、リング 発展回路2は、電源電位か0cが立上がった後に解除されるリセット信号2PORを受けるNAND図路42と、NAND回路42の出力を受けるNAND図路42と、NAND回路42の出力を受けるVステク50とカナスインバータ50とカナスインバータ502カナスを日本してクロック信号を出力するインバータ52 とを含む。インパータ50の出力はNAND回路42の 入力にフィードパックされる。

【0042】偶数段の直列に接続されたインパータ44 ~50の段数は必要なクロック信号φの周波数に応じて 増減される。

【0043】図4は、図2におけるチャージポンプ回路 24の構成例を示す回路図である。図4を参照して、チ ャージポンプ回路24は、アノードが電源電位Vccに 結合されカソードがノードN1に接続されるダイオード 101と、アノードとカソードとがそれぞれノードN 1、N2に接続されるダイオード102と、アノードと カソードとがそれぞれノードN2、N3に接続されるダ イオード103と、アノードとカソードとがそれぞれノ ードN3、N4に接続されるダイオード104と、アノ ードとカソードとがそれぞれノードN4、N5に接続さ れるダイオード105と、アノードとカソードとがそれ ぞれノードN5、N6に接続されるダイオード106 と、アノードとカソードとがそれぞれノードN6、NP に接続されるダイオード107とを含む。ここでノード NPはチャージポンプ回路の出カノードであり、出力管 位である昇圧電位VPPがノードNPから出力される。 【0044】チャージポンプ回路24は、さらに、クロ ック信号のが与えられるクロックノードとノードN1と の間に接続されるキャパシタ140と、クロック信号の と相補なクロック信号/すが与えられる相補クロックノ ードとノードN2との間に接続されるキャパシタ141 と、クロックノードとノードN3との間に接続されるキ ヤパシタ142と、相補クロックノードとノードN4と の間に接続されるキャパシタ143と、クロックノード とノードN5との間に接続されるキャパシタ144と、 相補クロックノードとノードN6との間に接続されるキ ャパシタ145とを含む。

【0045】図4に示したダイオード101~107と しては、たとえば、MOSトランジスタをダイオード接続したものが用いられる。

【004 6】再び図2を参照して、MOSFET28が 導通状態となるときにはそのゲート竜極には復調を従い っより気に気性である界圧戦位ソPPが45られる。 【0047】MOSFET28の導通時の導通抵抗の値 は伝送譲避とのインピーダンスマッチングをとるために 運営に数定される。このときMOSFETの 導通抵抗な次の式で近似できる。

【0048】 【数1】

$$R = \frac{1}{\beta} \cdot (VG - VS - VTH) \qquad \cdots (1)$$

【0049】(1)式において、VGはMOSFETのゲート電位、VSはMOSFETのソース電位、VTHはMOSFETのしきい値電圧である。また、(1)式

におけるβは次の式で表わされる。 【0.05.0】

[0050] [数2]

$$\beta = \beta 0 \times \frac{W}{T} \qquad \cdots (2)$$

【0051】(2) 式において、βOはMOSFETの 電流増幅係数、WはMOSFETのゲート幅、LはMO SFETのゲート長である。

【0052】(1) 式において、伝送線路とのインビーダンスの整合をとるためMOSFITO修訂床を一定に保つとき、ゲート電位VOを登録電位Vo・から昇圧電位VPPに変えると、相当分分が小さくできる。このことは、(2) 式により、ゲート幅Wが小さくできることを意味する。

【0053】図12、図13で説明したように、ゲート 幡Wを小さくすることができれば寄生容量468、47 0は小さくすることができる。

【0054】したがって、たとえば、接地竜位を基準と して昇圧電位 VPP を電源電位 Vocon1.5倍に設定 すれば、応じてMOSFETのゲート幅Wが小さくで き、寄生容量 468、470をそれぞれ1/1.5に減 らすことができる。

【0055】以上説明したように、実施の形態1のメモ リモジュールでは、FETスイッチ前のMOSFETの ゲート幅を小さくすることにより寄せ容量を小さくする ことができるので、伝送機器における波形の歪みを従来 よりも小さくすることができる。

【0056】 [実施の形態2] 図5は、実施の形態2の メモリモジュールにて用いられるFETスイッチ回路1 50の様成を示す回路図である。

【0057】関5を参照して、FETスイッチ回路15 のは、複雑電化り。と接触を放とを受けてつロック信 号点を発生するリング発振回路22と、クロック信号の に応じて接地電位から接地電位よりさらに低いバックグ・ トー電位か日8を発生するイーンパータ156と、 インパータ156の出力信号をゲートにデザイードハース とノードNBとの間に接接されパックゲートにパックゲートにない日の か。ここで、パックゲートとは、MOSFET154とを含 が、ログゲート酸化膜で隔でられているシリコン基板また はウエル領域をいい、トランジスタ導通時にはチャネル が形成される部分である。

【0058】図6は、図5におけるチャージポンプ回路 152の構成例を示す回路図である。

【0059】図6を参照して、チャージポンプ回路15 2は、アノードがノードNNに接続されカソードがノ ドN10に接続されるダイオード201と、アノード カソードとがもれぞれノードN10、N20に接続されるダイオード202と、アノードとかそれぞ れノードN20、N30に接続されるダイオード203と、アノードとカソードとがキれぞれノードN30、N40に接続されるダイオード204と、アノードとカソードとがぞれぞれノードN40、N50に接続されるダイオード205と、アノードとがマイオでインードN50、N60に接続されるダイオード206と、アノードがノードN60に接続されるゾイナード207とを含む、ここでノードNNはサィージャンプ回路の出カノードであり、出力電位であるバッケゲート戦位VBBがノードNNから出力される。

【0060】チャージボンブ開路152は、さらに、クロック信号をからえられるクロックノードとノードハ100の間に接続されるキャパシタ240と、クロック信号をお開稿なクロックに得らくかが与えられる相様クロックバードとノードN20との間に接続されるキャパシタ241と、クロックノードとノードN30との間に接続されるキャパシタ242と、相様クロックノードとノードN40との間に接続されるキャパシタ244と、相様クロックノードとノードN50との間に接続されるキャパシタ244と、相様クロックノードとノードN50との間に接続されるキャパシタ244と、相様クロックノードとノードN50との間に接続されるキャパシタ246とを含む。

【0061】図6に示したダイオード201~207と しては、たとえば、MOSトランジスタをダイオード接 続したものがよく用いられる。

【0062】再び図5を参照して、実施の形態2のFE Tスイッチ回路150に用いられるMOSFET154 において、図12に示した接合容量470は近似的に次 の式の接合容量Cjとして与えられる。

【0063】 【数3】

$$Cj = \sqrt{\frac{qcNa}{2(Vf + |VBB|)}} \qquad \cdots (3)$$

【0064】ここで、qは無子の境荷量、ε はシリコン 基板の誘電率、N a は基板の不純物濃度、V f はP N 核 合ポテンシャルである。(3) 式でわかるように、分母 の括弧内がバックゲート電位 V B B に依存して増えるの で、プッケゲート電位 V B B を与えることにより、接合 容量 C j 差小さくすることができる。

【0065】したがって、実施の形態2のメモリモジュ ールでは、パックゲート電位をMOSFETに与えることにより寄生容量を小さくすることができるため、伝送 線路における波形の歪みを従来よりも小さくすることが できる。

【0066】 [実施の形態3] 図7は、実施の形態3に おけるメモリモジュールに用いられるFETスイッチ回 路250の構成を示す回路図である。

【0067】図7では、モジュール基板上にFETスイッチ回路を搭載する領域の面積を小さくするために、4

個のMOSFETを1個の半導体装置に集積して搭載している例を示している。つまり、実施の形態では、ド ETスイツテ回覧を3のが様々インに対して1の設けられる点が実施の形態1における図1の場合と異なる。このように4つのFETスイツテを1つの半導体装置上に 業積すればメモリモジュールを小型に作ることができる。この半導体装置上に る。この半導体装置が含むFETスイッチは4つに限定 されるものではなくメモリモジュールが推載する半導体 記憶装置の使用数や半導体記憶装置の端子数によって必 要に応じて地減される。

【0068】図7を参照して、FETスイッチ回路25 0は、クロック信号のを発生するリング発展図路25 と、クロック信号のに応じて接地観位より負の一定電位 であるパックゲート電位VBBを発生するチャージボン ブ回路152と、クロック信号のにで電源電位Vo よりも高い見圧電位VPPを発生するチャージボンブ 回路24と、制御信号Sを受けて活性化時の電位が昇圧 電位VPPであるゲート活性化信号SGを出力するレベ ルシフト回路262とチャ会計、

【0069】FETスイッチ回路250は、さらに、/ ードA1、A2、A3、A4とゲードB1、B2、B 3、B4との間にそれぞれ接続され、ゲートビゲート題 動信号SGが接続され、バックゲートにバックゲート電 位VBDが与えられるMOSFET252、254、2 56、253を含む。

【0071】したがって、実施の形態3の半導体装置を 備えるメモリモジュールは、実施の形態1、実施の形態 2の場合よりもさらに伝送終節の寄生容量を小さく抑え ることができるため、伝送総路上の波形変みをさらに小 さくすることができる。

[実施の形態4]図8は、実施の形態4のメモリモジュ ールにて用いられるFETスイッチ回路300の構成を 示す回路図である。

インバータ304の出力信号と制御信号Sとを受けてレベル変換をするレベルント回路3010と、レベルシフト回路3010出力を受けて電位VBDCを発生する駆動回路302と、制御信号Sをゲートに受けバックゲートに電位VBCが与えられたMOSFET306とを含む。

【0073】MOSFET306はノードNAとノード NBとの間に接続される。レベルシフト回路301は、 電源電位VCCと接地電位との間でともに変化する制御 低号Sとインバータ304の出力信号とから、電源電位 VCCと電位VBBとの間で変化する信号を生成する働きをする。

【0074】レベルシフト回路301において、ノード N71にはインパータ304の出力信号が与えられ、ノ ードN74にはチャージポンプ回路152が発生する負 電位VBBが与えられる。

【0075】 レベルシフト回路301は、ゲートがノードハフ1に接続されソースが電源電位 Vo o に結合され ドレインがソードN72に接続されるPチャネルMOS トランジスタ311と、ノードN72とメードN73と の間に接続されるNチャンドN73に接続されるNチャネルMOSトランジスタ312と、ゲートドN73に接続されるNチャネルMOSトランジスタ312と、ゲートに割削に Sを受けソースが電源電位 Vo oに結合されドレインが ノードN73に接続されるPチャネルMOSトランジス タ309と、ノードN73とグードN74との間に接続 されゲートがノードN72に接続されるNチャネルMO Sトランジスタ310とをむむ。ノードN73からは、 レベルシフト回路3010世初信号が、駆動回路302 に向けて出カジれる。

【0076】駆動回路302は、ゲートがノードN73 に接続されノードN75とノードN74との間に接続さ れるNチャネルMのSトランジスタ308と、ゲートが ノードN73に接続され、アースが接地電位に結合されド レインがノードN75に接続されるPチャネルMのSト ランジスタ307とを含む。ノードN75からは認助 第302の助力電位である電位VBCが出力される。 【0077】リング発援回路22およびチャージポンプ 回路152は、実施の影響で用いるも回路と同様な 構成を有するため説明は概念さない。

【0078】なお、レベルシフト回路301の高電位電源である電性と関連である電性と関連である電性と関
との間には、通常の電源電圧よりも大きな電圧がかめる
ので、ドチャネルMOSトランジスタ310、312站
まびアチャネルMOSトランジスタ303、311の信
報性に影響が出ると考えられる場合には電源電位Vcc を下げ、たとえば1/2Vcc、あるいは2/3Vcc 等のレベルにしてもよい。

【0079】 図9は、図8に示した回路の動作を説明するための動作波形図である。図8、図9を参照して、時刻t1以前においてFETスイッチに接続される半導体

装置が非選択状態のとき、すなわち制度信号Sが接地レベルのときは、 PチャネルMOSトランジスタ309が 端遠状態となりノードN73の電位は電源電位Vc。となる。これによりPチャネルMOSトランジスタ307が非導式状態となり、NチャネルMOSトランジスタ307が非導張状態となり、NチャネルMOSトランジスタ307が連続状態となりノードN75の電位は食電位VBBとなる。

【0081】以上説明したように、FETスイッチ回路 300に接続される半導体装置が選択状態のときは、M OSFET306のパックゲート電位は接地電位となり、非選択状態のときは負電位とロとなる。

[0082] 先に説明した式(3)により、MOSFET306が単海送状態となる非選択時の報告報量社態となる非選択時で著名のに対するのに加えて、MOSFET306が調査状態となる選択時においてはバックゲート電位の絶対値を小さくし、例えば回2に下したバックゲート電位を負電位としない場合と同じ値にできる。

【0083】したがって、MOSFET306の導通時にはパックゲート電圧印加によるしきい値電圧の増大は ない。このため、MOSFET306の駆動能力の低下 がないので、トランジスタの幅を大きくする必要がな く、寄生容量を小さくすることができる。

【0084】 なお、図8では、駆動回路302の高電位 例電源として接地電位が用いられている。この値は、MOSFET306のパックゲート電板とMOSFET306のパックゲート電板とMOSFET306のソースあるいはドレインとの間の電位変がPN接 の拡散ボデンシャル(およそ0.7V) を超えない範囲であれば限定されない。たとえば、駆動回路302の高電位競技部の電源電位は0.5 Vでもよい。この場の、5 Vを発生する電影の訴が必要になるが、MOSFET306のしきい値電圧を下げることができ、トランジスタの幅を小さくでき、さらに寄生容量を小さくできるという利点がある。

【0085】図10は、MOSFET306の実際的な 構造例を示す図である。図10を参照して、P基板37 2の主表面上にNウエル384が設けられる。Nウエル 384内にはN型不純物領域382が設けられる。N型 不純物領域382は電源電位Vccに結合され、Nウェル384の電位も電源電位Vccにされる。

【0086】 Nウエル384が形成されているP基板372の主義面上には、さらにPウエル386が形成される。Pウエル386の内部にはMOSFETはソース(SO)である外形では大きに関すると、FU・V(D)である外型不純物領域378と、ゲート(G)であるゲー・電極374とを含む。またPウエル386内にはP型不純物領域3

【0087】つまり、P基板372のパイアス能圧とM OSFETのパックゲート電圧とを別個に制御するため に、MOSFET306は電源電位Voolにバイアスさ れたNウエル384の内部にさらに設けられたPウェル 384円に作られる。

384円に作られる。
[0088] 実施の形態4では、制御信号Sに応じてM
OSFET306のパックゲート電位を変化させる。M
OSFETの場通時にはパックゲート電圧的加によるし
sい値電圧の増大はない。このため、MOSFETの題 動能力の低下がないので、トランジスタの値を大きくする必要がなく、寄生容量を小さくすることができる。
[0089] なお、今回開示された実施の形態は全ての 点で例示であって、制度的なものではないと考えられる べきである。本発明の配肥は上記した説明ではなくて特

点で例示であって、制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなくて特 詩講求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意 図される。

[0090]

【発明の効果】請求項1、2に記載の半導体被管は、内 載するFETスイッチのゲート電位を昇圧電位で駆動す るため、MOSFETのゲート機を小さくすることができ、FETスイッチの寄生容量を小さくすることができ るので、伝送練路の波形の亚みを小さくすることができ る。

【0091】請求項3に記載の半導体装置は、請求項31 に配載の半導体装置の表する効果に加えて、内蔵する ETスイッチのパックゲート電位を駆動することにより FETスイッチの寄生容量をさらに小さくすることがで きる。したがって、伝送練路の波形の歪みをさらに小さ く抑えることができる。

[0092]請求項4、5に記載の半導体装置は、内蔵するFETスイッチのパックゲート電位を駆動することによりFETスイッチの寄生容量を小さくすることができる。したがって、伝送線路の波形の歪みを小さく抑えることができる。

【0093】請求項6、7に記載の半導体装置は、内蔵するFETスイッチのゲート電位を昇圧環位で駆動するため、MOSFETのゲート幅を小さくすることができ、FETスイッチの寄生登量を小さくすることができるので、伝送線路の波形の亜みを小さくすることができ

శ.

[0094] 請求項名、9に記載のメモリモジュールは、内蔵するFETスイッチのゲート電位を昇圧電位で駆動するため、MOSFETのゲート幅を介さくすることができ、FETスイッチの寄生容量を小さくすることができるので、伝送機器の液形の遊みを小さくすることができるので、伝送機器の液形の遊みを小さくすることができる。

【0095】請求項10、11に記載のメモリモジュールは、内蔵するFETスイッチのパックゲート電位を駆動することによりFETスイッチの寄生容量を小さくすることができる。したがって、伝送線路の波形の歪みを小さく抑えることができる。

【0096】請求項12、13に記載の半導体拡密は、 内蔵するMOSFETのバックゲート電位をMOSFE 口の導通状態に比て駆動する。したがって、弱適時に おけるMOSFETのしきい値電圧を小さく抑えつつ、 FETスイッチの寄生容量を小さくすることができる。 したがって、伝送線路の波形の歪みを小さく抑えること ができる。

【0097】請求項14、15に記載のメモリモジュールは、内蔵するMOSFETのバックゲート電位をMOSFETのボックゲート電位をMOSFETのもい、通時におけるMOSFETのしきい。機管圧を小さく抑えつ、FETスイッチの寄生容量を小さくすることができる。したがって、伝送練辞の波形の遊みを小さく抑えることができる。

【図面の簡単な説明】

【図1】 本発明の半導体装置を備えるメモリモジュールの構成を説明するための図である。

【図2】 図1で示したFETスイッチ回路8の構成例 を示す回路図である。 【図3】 図2におけるリング発振回路22の構成を示す回路図である。

【図4】 図2におけるチャージボンプ回路24の構成例を示す回路図である。

【図5】 実施の形態2のメモリモジュールにて用いられるFETスイッチ回路150の構成を示す回路図である。

【図6】 図5におけるチャージポンプ回路152の構成例を示す回路図である。

【図7】 実施の形態3におけるメモリモジュールに用いられるFETスイッチ250の構成を示す回路図である。

【図8】 実施の形態4のメモリモジュールにて用いられるFETスイッチ回路300の構成を示す回路図であ

【図9】 図8に示した回路の動作を説明するための動作波形図である。

【図10】 MOSFET306の実際的な構造例を示す図である。

【図11】 従来のメモリモジュールの機略の構成を説明するための図である。


【図12】 MOSFETの断面を示す図である。


【図13】 MOSFETの平面図を機略的に表わした 図である。


【符号の説明】


20a, 20b メモリモジュール、10 半導体配億 装置、8,150,250,300 FETスペイラ 路、6 増子、4 伝送経路,2 パッファ、22 リ ング発振回路、24,152 チャージボンブ回路、2 6,301 レベルシフト回路、28,154、25 -258,306 MOSFET,302 駆動回路。

【図2】









フロントページの続き

(51) Int. CI. 7 H O 1 L 21/822 27/10 識別記号 495

F I H O 1 L 27/04 テーマコード(参考)

-

Fターム(参考) 5B015 KB09 KB63 KB66 KB93 QQ08

0011

5B024 AA15 BA23 BA27 CA03 CA10

CA27

5F038 AR27 AZ10 BE09 BG02 BG05

BG09 DF01 EZ07 EZ20 5F064 BB12 BB30 BB37 CC09 CC12

DD35 FF24

5F083 GA12 HA04 HA05 ZA23